隨著先進工藝逼近物理極限，高昂的研發(fā)費用和生產成本，導致芯片的性能提升無法持續(xù)等比例延續(xù)，先進封裝以及Chiplet(芯粒)正在掀起后摩爾時代的新一輪半導體技術演進。英特爾、臺積電等半導體龍頭，日月光、長電科技、通富微電等封測大廠，都將Chiplet作為未來的主攻方向。

　　Chiplet的核心是實現(xiàn)芯片間的高速互聯(lián)，將不同工藝、不同類型的芯片整合在一起，從而解決芯片設計中面臨的復雜度大幅提升問題，以及先進制程中面臨的高成本、低良率問題。這就使標準化工作在Chiplet發(fā)展中顯得非常重要，因為只有將標準建立起來，才能讓不同的芯粒之間真正實現(xiàn)互連互通。

　　事實上，很多公司此前都已推出基于自身的Chiplet產品。比如臺積電開發(fā)的SoIC技術，可為用戶提供類似于3D封裝代工制造服務。英特爾開發(fā)的Foveros技術，可以將同為邏輯芯片的10nm處理器內核與22nm處理器內核以3D堆疊的方式封裝在一起。其他Foundry和OSAT廠商也在推出各種先進封裝工藝。

　　但是，這些芯片之間大部分都基于專有接口進行互連，不同廠家的Chiplet并不能進行通信和組合。而要擴大Chiplet的采用范圍，就需要使用開放的接口標準進行互連，不同芯片之間才能相互通信。理論上統(tǒng)一了Chiplet接口標準，大家的芯粒都可以互連，這會讓大量的芯片公司參與進來，做出各種功能的芯粒;芯片集成商則可以根據(jù)功能和應用需求，對芯粒進行自由組合，這將促進整個Chiplet生態(tài)的開放和繁榮。

　　去年3月，英特爾、AMD、ARM、微軟、谷歌、臺積電、三星、日月光等行業(yè)巨頭成立通用芯粒互連(Universal Chiplet Interconnect Express，UCIe)產業(yè)聯(lián)盟，使Chiplet的標準化有力地向前邁進了一步。

　　然而，去年公布的UCIe 1.0標準仍不完善。從UCIe聯(lián)盟公布的白皮書來看，UCIe由三層協(xié)議構成，包括協(xié)議層、適配層和物理層。UCIe 1.0規(guī)范中選擇了成熟的PCIe和CXL互連總線標準，主要是針對協(xié)議層，但要使Chiplet做到真正實現(xiàn)互聯(lián)，不僅需要定義協(xié)議層，物理層的標準化同樣重要，這涉及到不同廠商在晶圓制造、先進封裝環(huán)節(jié)采用的技術工藝、技術路線，實現(xiàn)起來還需要一個過程，也需要相應標準的進一步推進與完善。

　　Chiplet技術的核心是生態(tài)之爭，競爭的焦點是標準。目前，Chiplet最大的局限在于整個生態(tài)系統(tǒng)還沒有建立完善，關鍵則要打通底層的技術標準。這些年隨著Chiplet概念的持續(xù)發(fā)酵，許多公司都產生了很多好的想法，但由于生態(tài)圈不成熟，尚無法落地。目前能落地多為邏輯芯片與內存的堆疊互聯(lián)，模擬芯片、MEMS、光電器件間的整合仍待探索。

　　不過，Chiplet從概念提出到產業(yè)推進，持續(xù)的時間還不久，很多技術標準需要完善，這也為中國企業(yè)切入Chiplet行業(yè)，并發(fā)揮更大作用，提供了空間。目前不僅有越來越多中國企業(yè)，如阿里巴巴、芯原股份、芯耀輝、芯動科技等，加入UCIe產業(yè)聯(lián)盟，中國的Chiplet技術標準也被制訂與發(fā)布出來。

　　去年12月，中國電子工業(yè)標準化技術協(xié)會發(fā)布國內首個《小芯片接口總線技術要求》團體標準(T/CESA 1248-2023)，標準描述了CPU、GPU、人工智能芯片、網(wǎng)絡處理器和網(wǎng)絡交換芯片等應用場景的Chiplet技術要求。日前，中國Chiplet產業(yè)聯(lián)盟也發(fā)布了《芯粒互聯(lián)接口標準》，該標準為高速串口標準，基于國內封裝及基板供應鏈進行優(yōu)化。

　　從技術層面來看，國內企業(yè)在Chiplet上并不占優(yōu)勢。但中國是全球最大的電子信息產業(yè)制造基地，擁有廣闊的下游市場，能定義的應用場景極為豐富。以此為基礎，中國企業(yè)在Chiplet領域有著巨大的發(fā)展機會。而標準則是掌握住這個機會的關鍵一環(huán)。

　　作者：陳炳欣來源：中國電子報、電子信息產業(yè)網(wǎng)